Gambar
  [KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Pendahuluan 2. Tujuan 3. Alat dan Komponen 4. Landasan Teori dan Grafik respon 5. Percobaan Hide Percobaan a) Flowchart b) Listing Program c) Rangkaian Simulasi dan Prinsip Kerja d) Foto Rangkaian e) Video Demo f) Kesimpulan dan Saran 6. Download File *Klik teks untuk menuju MODUL 4 RAMBU JALUR EVAKUASI CERDAS INTERAKTIF UNTUK MITIGASI GALODO (SMART EVACUATION SIGNAGE) 1. Pendahuluan [Kembali] Secara geografis dan topografis, wilayah Sumatera Barat dikelilingi oleh perbukitan dan dilalui oleh banyak aliran sungai, menjadikannya kawasan yang sangat rawan terhadap bencana hidrometeorologi, khususnya banjir bandang atau yang secara lokal dikenal sebagai Galodo . Bencana ini umumnya terjadi secara tiba-tiba akib...



MODUL 2

TUGAS PENDAHULUAN 1


1. Kondisi [Kembali]

  • Percobaan 1 Kondisi 21

Buatlah rangkaian J-K flip flop dan D flip flop seperti pada gambar pada percobaan 1 dengan ketentuan input B0=1, B1=1, B2=0, B3=clock , B4=0, B5=0, B6=0 led diganti logicprobe

2. Gambar rangkaian dan simulasi [Kembali]

Gambar Simulasi


Gambar Rangkaian


3. Video Simulasi  [Kembali]




4. Prinsip kerja Rangkaian  [Kembali]

    Gambar Rangkaian

Rangkaian pada gambar terdiri dari dua jenis flip-flop, yaitu D flip-flop (7474) dan J-K flip-flop (74LS112). Input B0, B1, B2 digunakan sebagai masukan logika, sementara B3 berfungsi sebagai sinyal clock. Pada D flip-flop, nilai logika pada pin D (dari B2) akan disimpan ke output Q setiap kali terjadi tepi aktif clock. Karena input D diberi logika rendah (0), maka pada setiap pulsa clock output Q D flip-flop akan selalu bernilai 0.

Pada J-K flip-flop, input J dan K masing-masing dikondisikan ke logika 1 (B0 = 1, B1 = 1). Dalam kondisi ini, flip-flop bekerja pada mode toggle, yaitu output Q akan berubah keadaan (dari 0 ke 1 atau dari 1 ke 0) setiap kali terjadi pulsa clock. Dengan demikian, keluaran J-K flip-flop akan berosilasi mengikuti frekuensi clock, namun dengan periode dua kali lipat dari sinyal clock.

Secara keseluruhan, prinsip kerja rangkaian menunjukkan perbedaan mendasar antara D flip-flop dan J-K flip-flop. D flip-flop berfungsi sebagai data latch yang hanya mengikuti input D pada saat tepi clock, sedangkan J-K flip-flop dengan J = K = 1 bertindak sebagai counter 1 bit karena outputnya terus toggle mengikuti pulsa clock. Logic probe yang dipasang di output memperlihatkan keadaan logika keluaran secara real-time, sehingga perbedaan perilaku kedua flip-flop dapat diamati dengan jelas.


5. Link Download  [Kembali]


Komentar

Postingan populer dari blog ini