Sistem Monitoring Aliran dan Kualitas Air pada Tangki Penampung Air

-
Gambar
Sistem Monitoring Aliran dan Kualitas Air pada Tangki Penampung Air [KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Pendahuluan 2. Tujuan 3. Alat dan Bahan 4. Dasar Teori 5. Percobaan    a) Prosedur    b) Rangkaian simulasi    c) Video Simulasi 6. Download File 7. Soal Analisa   1. Pendahuluan [kembali] Air merupakan kebutuhan vital bagi kehidupan, sehingga pemantauan kondisi air dalam tangki penampung menjadi sangat penting untuk memastikan ketersediaan dan kualitasnya tetap terjaga. Pada praktiknya, pengawasan tangki masih banyak dilakukan secara manual, sehingga sering terjadi ketidaktahuan terhadap laju aliran, perubahan kualitas air, atau potensi gangguan seperti kebocoran dan kekeruhan. Dengan berkembangnya teknologi sensor dan mikrokontroler, sistem monitoring otomatis dapat digunakan untuk memantau aliran dan kualitas air secara real-time, memberikan data yang akurat, serta memungkinkan peringatan dini jika terjadi k...
Posting Komentar
-



MODUL 2

TUGAS PENDAHULUAN 1


1. Kondisi [Kembali]

  • Percobaan 1 Kondisi 21

Buatlah rangkaian J-K flip flop dan D flip flop seperti pada gambar pada percobaan 1 dengan ketentuan input B0=1, B1=1, B2=0, B3=clock , B4=0, B5=0, B6=0 led diganti logicprobe

2. Gambar rangkaian dan simulasi [Kembali]

Gambar Simulasi


Gambar Rangkaian


3. Video Simulasi  [Kembali]




4. Prinsip kerja Rangkaian  [Kembali]

    Gambar Rangkaian

Rangkaian pada gambar terdiri dari dua jenis flip-flop, yaitu D flip-flop (7474) dan J-K flip-flop (74LS112). Input B0, B1, B2 digunakan sebagai masukan logika, sementara B3 berfungsi sebagai sinyal clock. Pada D flip-flop, nilai logika pada pin D (dari B2) akan disimpan ke output Q setiap kali terjadi tepi aktif clock. Karena input D diberi logika rendah (0), maka pada setiap pulsa clock output Q D flip-flop akan selalu bernilai 0.

Pada J-K flip-flop, input J dan K masing-masing dikondisikan ke logika 1 (B0 = 1, B1 = 1). Dalam kondisi ini, flip-flop bekerja pada mode toggle, yaitu output Q akan berubah keadaan (dari 0 ke 1 atau dari 1 ke 0) setiap kali terjadi pulsa clock. Dengan demikian, keluaran J-K flip-flop akan berosilasi mengikuti frekuensi clock, namun dengan periode dua kali lipat dari sinyal clock.

Secara keseluruhan, prinsip kerja rangkaian menunjukkan perbedaan mendasar antara D flip-flop dan J-K flip-flop. D flip-flop berfungsi sebagai data latch yang hanya mengikuti input D pada saat tepi clock, sedangkan J-K flip-flop dengan J = K = 1 bertindak sebagai counter 1 bit karena outputnya terus toggle mengikuti pulsa clock. Logic probe yang dipasang di output memperlihatkan keadaan logika keluaran secara real-time, sehingga perbedaan perilaku kedua flip-flop dapat diamati dengan jelas.


5. Link Download  [Kembali]


Komentar

Posting Komentar

Postingan populer dari blog ini

-
Gambar
[KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Tujuan 2. Alat dan Bahan 3. Dasar Teori 4. Percobaan Percobaan ... A. Tugas Pendahuluan 1 B. Tugas Pendahuluan 2 C. Laporan Akhir 1 D. Laporan Akhir 2 D. Laporan Akhir 3 MODUL 1 GERBANG LOGIKA 1. Tujuan   [Kembali]    1.     Merangkai dan menguji operasi dari gerbang logika.     2.     Merangkai dan menguji gerbang logika dan Aljabar Boelean.     3.     Merangkai dan menguji rangkaian Encoder dan Decoder.     4.     Merangkai dan menguji rangkaian Multiplexer dan Demultiplexer. 2. Alat Dan Bahan [Kembali] 1. Panel DL 2203C.  2. Panel DL 2203S. 3. Jumper.  4. Laptop.  5. Software Proteus ver minimal 8.17 3. Dasar Teori   [Kembali]            1.3.1    Gerbang Logika Gerbang Logika atau dalam bahasa Inggris disebut dengan Logic Gat...
Baca selengkapnya
-
Gambar
[KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Tujuan 2. Alat dan Bahan 3. Dasar Teori 4. Percobaan Percobaan ... A. Tugas Pendahuluan 1 B. Tugas Pendahuluan 2 C. Laporan Akhir 1 D. Laporan Akhir 2 MODUL 3 COUNTER & SHIFT REGISTER 1. Tujuan   [Kembali] Merangkai dan menguji operasi logika dari Counter Asyncron dan Counter Syncronous. Merangkai dan menguji aplikasi dari sebuah Counter. Merangkai dan menguji aplikasi dari sebuah Shift Register. 2. Alat Dan Bahan [Kembali]       Panel DL 2203D      Panel DL 2203C      Panel DL 2203S       Jumper 3. Dasar Teori   [Kembali] 3.1.1     Counter Counter adalah sebuah rangkaian sekuensial yang mengeluarkan urutan state-state tertentu, yang merupakan aplikasi dari pulsa-pulsa inputnya. Pulsa input dapat berupa pulsa clock atau pulsa yang dibangkitkan oleh sumber eksternal dan muncul pada interval waktu terte...
Baca selengkapnya
-
Gambar
[KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Tujuan 2. Alat dan Bahan 3. Dasar Teori 4. Percobaan Percobaan ... A. Tugas Pendahuluan 1 B. Tugas Pendahuluan 2 C. Laporan Akhir 1 D. Laporan Akhir 2 MODUL 2 FLIP FLOP 1. Tujuan   [Kembali] 1. Merangkai dan menguji berbagai macam flip- flop. 2. Alat Dan Bahan [Kembali] 1.1      Alat yang Digunakan Gambar 2.1 Module D’Lorenzo Gambar 2.2 DL2203S Module D’Lorenzo Gambar 2.2 Jumper 1.     Panel DL 2203C 2.     Panel DL 2203D 3.     Panel DL 2203S 4.     Jumper 3. Dasar Teori   [Kembali]              Flip- Flop Flip-flop adalah rangkaian elektronika yang memilki dua kondisi stabil dan dapat digunakan untuk menyimpan informasi. Flip-flop merupakan pen...
Baca selengkapnya